
Supplement to the Patent Abstracts of Japan of Citation 3

The constant current circuit shown in Fig. 2 is provided with input terminals 57 and 58 for receiving current setting signals. The circuit is wired such that the current setting signals work on the PMOS transistors 25 to 28 and inverters 29 and 30, and can output four different kinds of electrical values, 0, Ib, Ic and Ib+Ic.



æ 7

4

8229

differential amplifier constant voltage source PMOS SOWN transistors transistors transistors

> 13,31-33: resistors inverter

\$ \$

load circuit

input for current setting terminals

prior art

区

쀤 2 図

-60-

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-117709

(43)Date of publication of application: 17.04.1992

(51)Int.CI.

H03F 3/343

G05F 3/26

(21)Application number: 02-233072

(71)Applicant :

NEC IC MICROCOMPUT SYST LTD

(22)Date of filing:

03 09 1990

(72)Inventor ::


HAMAOKA YUKIAKI

### (54) CONSTANT CURRENT CIRCUIT

#### (57)Abstract:

PURPOSE: To supply a prescribed constant current to a load circuit by providing a 2nd current mirror circuit whose reference voltage side connects to an output of a 1st current mirror circuit and whose output side connects to the prescribed load circuit to the constant current circuit and selecting and setting a reference current supplied between an inverting input of a differential amplifier and a ground level.

CONSTITUTION: Transistors(TRs) 4–6 and 7–9 form respectively 1st and 2nd current mirror circuits, and a constant voltage source 1, a differential amplifier 2, a TR 3 and resistors 12, 13 form a voltage current conversion circuit. The differential amplifier 2 forms an amplifier circuit of full feedback type by means of the TR 3. When a voltage V1 of the constant voltage source 1 is applied to a noninverting input of the differential amplifier 2, since the on-resistance of an n-channel MOS TR 10 or 11 being a component of a switching circuit is sufficiently smaller than the resistance of the resistors 12, 13 being constant current setting resistors, the voltage V1 is outputted without attenuation at a terminal 54 or 55. Thus, a prescribed stable constant current is supplied to the load circuit.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

# CITATION 3

99日本国特許庁(JP)

①特許出願公開

# 母公開特許公報(A) 平4-117709

Sint. Cl. 5

識別記号

庁内整理番号

❷公開 平成4年(1992)4月17日

H 03 F 3/343 G 05 F 3/26

Α

8326-5 J 8938-5 H

審査請求 未請求 請求項の数 1 (全4頁)

**9**発明の名称 定電流回路

②特 顧 平2-233072

❷出 頤 平2(1990)9月3日

個発明者 浜岡

幸 晃

神奈川県川崎市中原区小杉町1丁目403番53 日本電気ア

イシーマイコンシステム株式会社内

⑦出 願 人 日本電気アイシーマイ・

イ・ 神奈川県川崎市中原区小杉町 1 丁目403番53

コンシステム株式会社

四代 理 人 弁理士 内原

明 紙 書

発明の名称 定電波回路

#### 特許請求の範囲

所定の定電圧を正相入力側に入力し、その出力 電圧を所定のトランジスタのベースに入力し、こ のトランジスタのエミッタを介して出力電圧を送 相入力側に帰還する差動増幅器と、

基準電圧側を前記トランジスタのコレクタに接続して形成される第1のカレントミラー回路と

基準電圧側を前記第1のカレントミラー回路の 出力側に接続し、出力側を所定の負荷回路に接続 して形成される第2のカレントミラー回路と、

前記トランジスタのエミッタならびに差動地質 器の連相入力側と所定の接地電位との間に、定電 流出力値を規定する基準電流値を選択して設定す るための電流値設定手段と、

を備えることを特徴とする定電流回路。

# 発明の詳細な説明

## 〔産業上の利用分野〕

本発明は定電流回路に関し、特に定電圧動作に対応して、安定した定電流出力を供給することのできる定電流回路に関する。

### 〔従来の技術〕

従来の定電流回路の一例を第2因に示す。第2因に示されるように、従来の定電流回路は、負荷回路34に対応して、定電圧減15、ダイオード16、トランジスタ17~24、PMOSトランジスタ25~28、インパータ29および30、および抵抗31~33等を備えて構成されており、トランジスタ17・18 および19と、トランジスタ20・21 および22は、それぞれ第1および第2のカレントミラー回路を形成している。また、PMOSトランジスタ25~28とインバータ29および30は、スイッチング回路を形成しており、ダイオード16、トランジスタ23および24、抵抗31~33、および定電圧減15は、電圧で流変換回路を形成している。

第2図において、定電圧源15による定電圧 $V_1$ の印面により、ダイオード16の順方向電圧 $V_{016}$ 、およびトランジスタ23または24のベース・エミッタ間の電圧 $V_{0825}$  または $V_{0824}$  を介して、抵抗31または32には、それぞれ $V_1/R_1$  または $V_1/R_2$  に相当する設定電流 $I_0$ または $I_0$ が流れる。即ち、定電流の電圧 $V_1$ は、設定電流 $I_0$ または $I_0$ に変換される。ここに、 $R_1$ および $R_2$ は、それぞれ抵抗31および32の抵抗値である。

次いで、この設定された電流 I s または I s は

従って、(3).(4) および(5) 式より、電流」」は 次式により得られる。

なお、上式において、各記号の意は下記のとう りである。

1。: 設定電流

Ia: 第1のカレントミラー回路の入力電流

I。: 第1のカレント ミラー回路の出力電流 (第2のカレントミラー回路の入力 覧)

IL:第2のカレントミラー回路の出力電流

V,:定载源電圧

Vo16: ダイオード16の服方向電圧

Vagas:トランジスタ23の ベース・エミッタ同電圧

k1:第1のカレントミラー回路の 電流空鏡係数

kz: 第2のカレントミラー回路の 電流型機係数

次に、上記の定せ流回路において、電源端子56 を介して供給される電源電圧Vcc が低下した場合 ラー回路を介して電流1。に変換され、更に、前記 第2のカレントミラー回路により電流1に変換されて、負荷回路34に供給される。

次に、電流設定総子57を介して、設定電流として1.が選択された場合の動作について説明する。 第2回において、上記設定電流1.は、次式により 表わされる。

$$I_b = \frac{V_1 + V_{010} - V_{0223}}{R_1} \cdots \cdots (1)$$

上式において、Vol6=VoR23 とすると、設定電け

として与えられる。

また、第1および第2のカレントミラー回路の 電流変換係数をそれぞれkiおよびkzとすると、電流1a、laおよびliは、それぞれ次式にて与えられる。

について考えると、電源電圧Vcc と、各部の電位 関係については次式が成立する。

上式において、

Vcc:電源電圧

Vari7:トランジスタ17の ベース・エミッタ商電圧

Vagis:トランジスタ18の ベース・エミッタ間電圧

Vps26: P M O S トランジスタ26の ドレイン・ソース商電圧

VcE25:トランジスタ23の コレクタ・エミッタ間電圧

V: 定電圧凝電圧

して leが選択された場合についても同様である。 (発明が解決しようとする課題)

上述した従来の定電液回路においては、電源電圧が低下してくると、前記(7) 式にて示される関係式に対応して飽和状態が発生し、設定電流が立しく設定されなくなるために、負荷回路に入力される供給電液に差異を生じるという欠点がある。更に、前記(1) 式により明らかなように、Vn16台で以下の16 ≠ Vn22 となり、設定電流自体においても誤差を生ずるという欠点がある。

# (課題を解決するための手段)

本発明の定電流回路は、所定電圧を引力して、所定を制定して、所定を所定のというのというのというのというのというのというのと、表準電圧便を前記というのというのは、ま準電圧便を前記というのかというのは、基準電圧便を前記第1のカレンとを向して、基準電圧便を前記第1のカレンとを向して、基準電圧便を前記第1のカレンとを向して、出力便を所定の負債を表し、出力便を所定の負債を表し、出力便を所定の対し、出力便を表し、出力を表し、出力である。

路に接続して形成される第2のカレントミラー回路と、前記トランジスタのエミッタならびに差動増福器の連相入力側と所定の接地電位との間に、定電流出力値を規定する基準電流値を選択して設定するための電流値数定手段と、を備えて構成される。

#### (実施例)

次に、本発明について図面を参照して説明する。第1図は本発明の一実施例の回路図である。第1図に示されるように、本実施例は、負荷回路14に対応して、定電圧減1と、差動増幅器2と、トランジスタ3~9と、NMOSトランジスタ10および11と、抵抗12および13と、を備えて構成される。

第1 図において、トランジスタ4、5 および6 と、トランジスタ7、8 および9 は、それぞれ第 1 および第2 のカレントミラー回路を形成してお り、PMOSトランジスタ10および11はスイッチング回路を形成している。また、定電圧源1、差 動増福器2、トランジスタ3 および抵抗12および

13は、それぞれPMOSトランジスタ10および11を介して電圧・電流変換回路を形成している。

以下、設定電流にまたは「cが、順次、電流(c、 「cおよび」に交換されてゆく動作については、前述の従来例の場合と同様である。

次に、本実施例において、電流設定総子52から入力される電流設定信号を介して、設定電流としていが選択される場合を例として、その動作を設明する。NMOSトランジスタ10の「オン」抵抗

値を $R_{10}$  とすると、 $R_{1} > R_{10}$  として、上記の1.は 次式にて表わされる。

$$I_b = \frac{V_1}{R_1 + R_{10}} = \frac{V_1}{R_1} \cdots \cdots (8)$$

上式において、R1は抵抗12の抵抗値である。

従って、負荷回路14に供給される電流 $I_L$ は、前述の(6) 式と同様に、 $I_L=k_1k_2I_k$ となる。ここにおいて、上記(8) 式と前述の(1) 式とも比較対照して明らかなように、本実施例においては、従来例における、ダイオード16の服方向電圧 $V_{016}$ と、トランジスタ23のベース・エミッタ間電圧 $V_{022}$ 2とに対応する電圧による影響が無いため、設定電流 $I_k$ に変動製差を生じない。

次に、本実施例において、電源場子51から供給される電源電圧が低下した場合には、電源電圧 Vcc と各部の電位との関係式として次式が成立する。

Vcc = Vss4 + Vss5 + Vcs5 + .V1 ... ... (9)

従って、上記(9) 式を前述の(7) 式と対比して みると、(9) 式の方が、右辺において、従来例に

# 特開平4-117709(4)

おけるPMOSトランジスタ26のドレイン・ソース間電圧に相当するVos24の分だけ少なくなのないることが分る。この故に、電源電圧Vccの低に対応して、当該電源電圧Vccが、前記Vos24の欠如に対応する、より低いレベルに低下する。状況であることできる。

このことを、前述の従来例の場合と同様に、数値的に計算してみると、 $V_{BE4}=V_{BE5}=0.7V$ 、 $V_{CE5}=0.5V$ 、 $V_{1}=1.3V$ として、これらの数値を(9) 式に代入すると、 $V_{CC}=3.2V$ となる。即ち、 $V_{CC}$ が3.2Vに低下するまで、定電波回路としての正常動作を期待することができる。

また、NMOSトランジスタ10および11を含むスイッチング回路は、本実施例においては、2回路により構成されているが、このスイッチング回路の数は2回路に限定されるものではなく、必要に応じてその数を増加することができる。なお、本実施例においては、第1および第2のカレント

ミラー回路を介して、設定電流を変換して所定の 定電流を負荷回路に供給しているが、第1のカレ ントミラー回路のみによって、設定電流を変換し て、負荷回路に所定の定電流を供給することが 能であり、同様の効果を期待することができる。 〔発明の効果〕


以上、詳細に説明したように、本発明は、所定の負荷回路に定電流を供給する定電流回路に適用されて、供給電源電圧の低下時においても、より安定に所定の定電流を負荷回路に供給することができるという効果がある。

#### 図面の簡単な説明

第1回は、本発明の一実施例の回路図、第2回は従来例の回路図である。

図において、1、15……定電圧源、2……差動 増福器、3~9、17~24……トランジスタ、10、 11……NMOSトランジスタ、12、13、31~33… …抵抗、14、34……負荷回路、25~18……PMO Sトランジスタ、29、30 ……インバータ。


代联人 台邓士 内 原 晋



1…定**を**正派 2…差動増倡器 3~9…トランジスタ

10, 11…NM0Sトランジスタ

12, 13… 私抗 4… 負荷回路



15…定章丘流 16…ダイオード

17~24・・トランジスタ

25~28…PMOSトランジスタ

29,30-1-711-9

31~33… 抵抗 34… 負荷回路

第1図

第2区